本周，固态存储协会（jedec）发布第三版hbm2存储标准jesd235c，将针脚带宽提高到3．2gbps，前两版中依次是2gbps、2．4gbps，环比提升33％。
按照设计规范，单die最大2gb、单堆栈12 die（无标准高度限制），也就是24gb容量，匹配1024bit位宽，单堆栈理论最大带宽410gb／s。对于支持四堆栈（4096bit）的图形芯片来说，总带宽高达1．64tb／s。
第三代hbm2的电压和上一版一致，为1．2v，比第一代的1．35v有所下降。
简单比较下，常见高端独显采用的256bit gddr6，按照14gbps的针脚带宽计算，总带宽448gb／s，也就是第三代hbm2一个堆栈的水平。考虑到hbm2更容易扩充总线宽度，gddr6过犹不及，况且单堆栈最大容量就能达到24gb，四堆栈直逼100gb。
图为hbm显存示意
事实上，3．2gbps的第三代hbm2早先已经由三星和sk海力士提出，并更名为hbm2e，这种说法也得到了jedec默认。
在jesd235c标准发布的同时，三星宣布，名为flashbolt（前两代名为flarebolt和aquabolt）的第三代hbm2（hbm2e）存储芯片将在上半年量产，单颗最大容量16gb，由16gb的单die通过8层堆叠而成。
三星的第三代hbm2e甚至支持超频，单针脚可加速到4．2gbps，单堆栈最大带宽从而升至538gb／s。
作者：万南

---